ID del artículo: 000080680 Tipo de contenido: Resolución de problemas Última revisión: 28/11/2024

¿Por qué mi FPGA IP de memoria mapeada P-Tile Avalon® (Avalon-MM) para PCI Express* muestra un desempeño de lectura más bajo en Quartus® Prime Pro versión 19.3?

Entorno

    Intel® Quartus® Prime Pro Edition
    Avalon-MM Intel® Stratix® 10 Hard IP+ para PCI Express*
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descripción

La FPGA IP de memoria mapeada Avalon® P-Tile (Avalon-MM) para PCI Express* admite actualmente hasta 64 solicitudes pendientes con un tamaño de solicitud de lectura máxima de 512 bytes. Si la latencia de ida y vuelta (tiempo desde la lectura de la memoria hasta la finalización) es superior a 1,5 us, es posible que el número de solicitudes pendientes no sea suficiente para saturar el rendimiento de lectura.

Resolución

Ajuste la configuración del BIOS en función del rendimiento a fin de reducir la latencia.

Productos relacionados

Este artículo se aplica a 1 productos

Mostrar todo

1

El contenido de esta página es una combinación de la traducción humana y automática del contenido original en inglés. Este contenido se ofrece únicamente para su comodidad como información general y no debe considerarse completa o precisa. Si hay alguna contradicción entre la versión en inglés de esta página y la traducción, prevalecerá la versión en inglés. Consulte la versión en inglés de esta página.