Descripción
Cuando se genera un sistema de diseñador de plataformas con la memoria en chip (RAM o ROM) FPGA IP y se selecciona Habilitar la función Editor de contenido de memoria en el sistema
Es posible que reciba la siguiente advertencia:
Advertencia: El ENABLE_RUNTIME_MOD LPM_HINT ya no se utiliza para habilitar el Editor de contenido de memoria en el sistema. Consulte las RAM_1PORT y ROM_1PORT IP para generar una memoria adecuada para su uso con ISMCE.
Si se muestra esta advertencia, no se creará una instancia del ISMCE en el sistema como se esperaba.
Resolución
Para evitar este problema, se pueden utilizar los métodos siguientes para la depuración.
- Utilice la herramienta Consola del sistema para leer y escribir el contenido de la PI de la memoria en chip. Tendría que agregar un JTAG a Avalon componente del puente maestro y conectarlo al puerto s1 de la memoria en chip. Si no está familiarizado con System Console, hay un entrenamiento en video en YouTube. https://www.youtube.com/watch?v=oGUeqeFqOW4
- Utilice un procesador para leer y escribir el contenido de la PI de memoria en chip.
- Utilice la memoria RAM de 1 puerto IP. Esta IP no tiene un bus de Avalon, por lo que tendría que crear un adaptador para conectarse a un sistema de Platform Designer.
Este problema se corrigió a partir de la versión 19.4 del software Platform Designer.