Debido a un problema en el Intel® Quartus® Software Prime versión 18.1 de la actualización 1 y anteriores, es posible que vea el mensaje de advertencia para los componentes "MY_UART_TESTIP_RS232_0" sin límites en el archivo de registro simulador mientras se ejecuta la simulación para la PI de UART RS232 con archivos de simulación generados en VHDL. Esto se debe a que faltan algunos archivos IP para la simulación.
Para solucionar este problema, seleccione Verilog al generar los archivos de simulación IP RS232 UART en el Diseñador de plataformas.