In the Quartus® Prime software, you may see that the Pin Planner creates extra signals beyond the dimension of 2D array declared in SystemVerilog file. For example, In .sv file: input [2:0][1:0] Pin_A, Pin Planner: The group pins Pin_A[0], Pin_A[1] and Pin_A[2] can be safely ignored. Why does the Quartus® Prime Pin Planner create extra signals beyond the dimension of 2D array?
En el software Quartus® Prime, puede ver que el planificador de pines crea señales adicionales más allá de la dimensión de la matriz 2D declarada en el archivo SystemVerilog.
Por ejemplo,
En el archivo .sv : entrada [2:0][1:0] Pin_A,
Planificador de pines:
Los pines del grupo Pin_A[0], Pin_A[1] y Pin_A[2] se pueden ignorar de forma segura.