¿Qué tan precisas son las frecuencias de reloj de...

Descripción

La megafunción Altera_PLL mostrará uno de dos mensajes con respecto a su capacidad para proporcionar las frecuencias de reloj de salida deseadas. Si la frecuencia de reloj de salida real está dentro de 0,5 Hz de la frecuencia de reloj de salida solicitada, la ventana de mensaje mostrará lo siguiente:

"Info: fpll: Capaz de implementar PLL con configuración de usuario"

Si la frecuencia de reloj de salida real es mayor que 0,5 Hz de la frecuencia de reloj de salida solicitada, se mostrará el siguiente mensaje:

"Advertencia: fpll: Capaz de implementar PLL - La configuración real difiere de la configuración solicitada"

Resolución

Para determinar la frecuencia de reloj de salida real para los PLL que funcionan en modo entero, puede utilizar las ecuaciones que se muestran en Fundamentos del bucle de bloqueo de fase, PLL.

Para determinar la frecuencia de reloj de salida real para los PLL que funcionan en modo fraccional, puede consultar la solución relacionada a continuación.

Productos relacionados

Este artículo se aplica a 15 productos

FPGA Stratix® V E

FPGA de sistema integrado en chip Cyclone® V SE

FPGA de sistema integrado en chip Cyclone® V SX

FPGA Cyclone® V GT

FPGA Stratix® V GX

FPGA Cyclone® V GX

FPGA Stratix® V GT

FPGA Stratix® V GS

FPGA Arria® V GZ

FPGA SoC Arria® V SX

FPGA de sistema integrado en chip Cyclone® V ST

FPGA SoC Arria® V ST

FPGA Arria® V GX

FPGA Arria® V GT

FPGA Cyclone® V E

Seleccione el idioma

Uso de la búsqueda de Intel.com

Enlaces rápidos

Búsquedas recientes

Búsqueda avanzada

Solo buscar en

¿Qué tan precisas son las frecuencias de reloj de salida generadas por la megafunción Altera_PLL?

Entorno

Artículos relacionados

¿Necesita más ayuda?

Descargo de responsabilidad