You may experience the above fitter error when compiling a UniPHY-based memory controller in the Quartus® II version 12.1. The error occurs because there are no dedicated clock routing resources between the two PLLs. The workaround is to insert a clock buffer (altclkctrl) between the pll_ref_clk input and the PLLs.Error : Illegal constraint of DLL to the region (X, Y) to (X, Y): no valid locations in region
Related Products
This article applies to 15 products
Es posible que experimente el error de ajustador anterior al compilar un controlador de memoria basado en UniPHY en el Quartus® II versión 12.1. El error se produce porque no hay recursos dedicados de enrutamiento de reloj entre los dos PPL.
La solución alternativa es insertar un búfer de reloj (altclkctrl) entre la entrada pll_ref_clk y las PLLs.