ID del artículo: 000080182 Tipo de contenido: Mensajes de error Última revisión: 03/08/2023

Advertencia (332009): los tiempos de inicio y cierre temporal de la relación entre el reloj de origen y el reloj de destino: están fuera del intervalo de tiempo legal. La diferencia de relación es correcta, sin embargo, el tiempo de lanzami...

Entorno

  • Software de diseño Intel® Quartus® Prime
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descripción

    Cuando compila un controlador SDRAM DDR3 basado en UniPHY, puede recibir la advertencia anterior entre pll_ref_clk y pll_afi_clk/pll_write_clk.

    Esta advertencia se debe a una relación no entera entre la frecuencia del reloj de referencia PLL y la frecuencia de funcionamiento, que fuerza los tiempos de borde de lanzamiento y cierre más allá del rango permitido de valores de tiempo.

    Resolución

    La advertencia se puede ignorar sin problema. Si desea evitar la advertencia, puede probar una de estas dos soluciones.

    Solución 1: Agregue una restricción "set_false_path" entre pll_ref_clk y pll_afi_clk/pll_write_clk porque no hay una ruta de tiempo entre los relojes de salida pll_ref_clk y PLL.

    Solución 2: Cambie la frecuencia del reloj de referencia PLL para obtener una relación de enteros entre la frecuencia del reloj de referencia PLL y la frecuencia de funcionamiento.

    Productos relacionados

    Este artículo se aplica a 16 productos

    FPGA Cyclone® V GX
    FPGA Stratix® V GT
    FPGA Stratix® V GX
    FPGA Arria® V GX
    FPGA Cyclone® V GT
    FPGA Arria® V GT
    FPGA Arria® V GZ
    FPGA Cyclone® V E
    FPGA SoC Arria® V ST
    FPGA SoC Arria® V SX
    FPGA Stratix® V
    FPGA de sistema integrado en chip Cyclone® V SE
    FPGA de sistema integrado en chip Cyclone® V ST
    FPGA de sistema integrado en chip Cyclone® V SX
    FPGA Stratix® V E
    FPGA Stratix® V GS

    El contenido de esta página es una combinación de la traducción humana y automática del contenido original en inglés. Este contenido se ofrece únicamente para su comodidad como información general y no debe considerarse completa o precisa. Si hay alguna contradicción entre la versión en inglés de esta página y la traducción, prevalecerá la versión en inglés. Consulte la versión en inglés de esta página.