Cuando compila un controlador SDRAM DDR3 basado en UniPHY, puede recibir la advertencia anterior entre pll_ref_clk y pll_afi_clk/pll_write_clk.
Esta advertencia se debe a una relación no entera entre la frecuencia del reloj de referencia PLL y la frecuencia de funcionamiento, que fuerza los tiempos de borde de lanzamiento y cierre más allá del rango permitido de valores de tiempo.
La advertencia se puede ignorar sin problema. Si desea evitar la advertencia, puede probar una de estas dos soluciones.
Solución 1: Agregue una restricción "set_false_path" entre pll_ref_clk y pll_afi_clk/pll_write_clk porque no hay una ruta de tiempo entre los relojes de salida pll_ref_clk y PLL.
Solución 2: Cambie la frecuencia del reloj de referencia PLL para obtener una relación de enteros entre la frecuencia del reloj de referencia PLL y la frecuencia de funcionamiento.