ID del artículo: 000080169 Tipo de contenido: Mensajes de error Última revisión: 07/08/2023

Error: el operando 0 debe ser FPSCR --'vmsr fpexc, r0'

Entorno

  • Edición de suscripción de Intel® Quartus® II
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descripción

    Debido a un problema en SoC Embedded Design Suite, este error puede verse durante la compilación ARM DS-5 Altera Edition cuando vmsr fpexc, r0 se utiliza en el código de ensamblaje .s.

    Resolución

    Para solucionar este problema, descargue el paquete Mentor Sourcery CodeBench Lite más reciente desde www.Mentor.com y actualice el compilador gcc en <Instalación de Quartus II>/embedded/host_tools/mentor/gnu/arm/baremetal.

    Este problema se solucionó a partir de la versión 15.1 de SoC Embedded Design Suite.

    Productos relacionados

    Este artículo se aplica a 5 productos

    FPGA SoC Arria® V ST
    FPGA SoC Arria® V SX
    FPGA de sistema integrado en chip Cyclone® V SE
    FPGA de sistema integrado en chip Cyclone® V ST
    FPGA de sistema integrado en chip Cyclone® V SX

    Descargo de responsabilidad

    1

    Todas las publicaciones y el uso de los contenidos de este sitio están sujetos a los Términos de uso de Intel.com.

    El contenido de esta página es una combinación de la traducción humana y automática del contenido original en inglés. Este contenido se ofrece únicamente para su comodidad como información general y no debe considerarse completa o precisa. Si hay alguna contradicción entre la versión en inglés de esta página y la traducción, prevalecerá la versión en inglés. Consulte la versión en inglés de esta página.