ID del artículo: 000079854 Tipo de contenido: Mensajes de error Última revisión: 23/05/2023

Advertencia: El puerto "datab" en la creación de instancias de la entidad de "lpm_add_sub_component" está conectado a una señal de ancho 32. El ancho formal de la señal en el módulo es de 16. Los bits adicionales serán de gran calidad.

Entorno

  • Edición de suscripción de Intel® Quartus® II
  • DSP
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descripción

    Verá esta advertencia, quizás varias veces, cuando cree modelos de simulación para un Intel® FPGA IP NCO II. Es posible que también vea el siguiente mensaje de advertencia:

    Advertencia: Advertencia verilog HDL o VHDL en nco_altera_nco_ii_140_riojqbq.v(91): al objeto "select_s" se le asigna un valor pero nunca se lee

    Resolución

    Estas advertencias pueden aplicarse de forma segura, no causarán problemas de simulación y no afectarán a los modelos de síntesis.

    Productos relacionados

    Este artículo se aplica a 18 productos

    FPGA de sistema integrado en chip Cyclone® V SX
    FPGA Arria® V GZ
    FPGA SoC Arria® V SX
    FPGA Cyclone® V GT
    FPGA de sistema integrado en chip Cyclone® V ST
    FPGA SoC Arria® V ST
    FPGA Arria® V GX
    FPGA Intel® Arria® 10 GT
    FPGA Arria® V GT
    FPGA Intel® Arria® 10 GX
    FPGA Cyclone® V E
    FPGA Stratix® V E
    FPGA Stratix® V GX
    FPGA Stratix® V GT
    FPGA Cyclone® V GX
    FPGA Stratix® V GS
    FPGA de sistema integrado en chip Intel® Arria® 10 SX
    FPGA de sistema integrado en chip Cyclone® V SE

    El contenido de esta página es una combinación de la traducción humana y automática del contenido original en inglés. Este contenido se ofrece únicamente para su comodidad como información general y no debe considerarse completa o precisa. Si hay alguna contradicción entre la versión en inglés de esta página y la traducción, prevalecerá la versión en inglés. Consulte la versión en inglés de esta página.