Verá esta advertencia, quizás varias veces, cuando cree modelos de simulación para un Intel® FPGA IP NCO II. Es posible que también vea el siguiente mensaje de advertencia:
Advertencia: Advertencia verilog HDL o VHDL en nco_altera_nco_ii_140_riojqbq.v(91): al objeto "select_s" se le asigna un valor pero nunca se lee
Estas advertencias pueden aplicarse de forma segura, no causarán problemas de simulación y no afectarán a los modelos de síntesis.