ID del artículo: 000079783 Tipo de contenido: Resolución de problemas Última revisión: 11/04/2023

tabla de pines Cyclone® V SoC: problemas conocidos

Entorno

    Software de diseño Intel® Quartus® Prime
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descripción

Problema 95669: En los archivos de anclaje de Cyclone® V SoC (SE, ST y SX) con la Revisión 1.1 y versiones inferiores, los pines de reloj SD/MMC están etiquetados incorrectamente. Notará que no hay coincidencia de nombre entre el archivo de anclaje y Cyclone Pautas de conexión de pin de la familia de dispositivos V (PDF). En las Pautas para la conexión de pines, los pines de reloj se denominan SDMMC_FB_CLK_IN y SDMMC_CCLK_OUT. Sin embargo, el archivo de anclaje utiliza el nombre obsoleto SDMMC_CLK_IN y SDMMC_CLK.

Cuando se hacen referencias cruzadas de los nombres de pines del archivo de pines a PCG, se relaciona SDMMC_CLK_IN con los SDMMC_FB_CLK_IN y SDMMC_CLK con SDMMC_CCLK_OUT.

Resolución

.

Productos relacionados

Este artículo se aplica a 4 productos

FPGA de sistema integrado en chip Cyclone® V ST
FPGA de sistema integrado en chip Cyclone® V SE
FPGA de SoC y FPGA Cyclone® V
FPGA de sistema integrado en chip Cyclone® V SX

1

Descargo de responsabilidad

1

Todas las publicaciones y el uso de los contenidos de este sitio están sujetos a los Términos de uso de Intel.com.

El contenido de esta página es una combinación de la traducción humana y automática del contenido original en inglés. Este contenido se ofrece únicamente para su comodidad como información general y no debe considerarse completa o precisa. Si hay alguna contradicción entre la versión en inglés de esta página y la traducción, prevalecerá la versión en inglés. Consulte la versión en inglés de esta página.