ID del artículo: 000079680 Tipo de contenido: Resolución de problemas Última revisión: 03/08/2023

¿Por qué las descripciones de señal tx_path_delay_10g_data y tx_path_delay_1g_data se refieren a un ancho de datos de 16/22 para los dispositivos de Arria® V y Stratix® V en la Guía del usuario de MAC Ethernet 10G de baja latencia?

Entorno

  • Edición de suscripción de Intel® Quartus® II
  • Ethernet MAC FPGA IP Intel® de 10 G de baja latencia
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descripción

    Debido a un error en la Tabla 5-16: " Señales de transmisión de salida IEEE 1588v2" de la Guía del usuario de MAC Ethernet 10G de baja latencia Altera® (PDF), las descripciones de señal de tx_path_delay_10g_data y tx_path_delay_1g_data hacen referencia a un ancho de datos de 16/22 para los dispositivos Arria® V y Stratix® V.

    tx_path_delay_10g_data tx_path_delay_1g_data señales de señal deben referirse a un ancho de datos de 15/21.

    Resolución

    Este problema ya se solucionó en una nueva versión de la Guía del usuario de MAC Ethernet 10G de baja latencia (PDF).

    Productos relacionados

    Este artículo se aplica a 7 productos

    FPGA Arria® V GZ
    FPGA Arria® V GT
    FPGA Arria® V GX
    FPGA SoC Arria® V ST
    FPGA Stratix® V GX
    FPGA Stratix® V GT
    FPGA Stratix® V GS

    Descargo de responsabilidad

    1

    Todas las publicaciones y el uso de los contenidos de este sitio están sujetos a los Términos de uso de Intel.com.

    El contenido de esta página es una combinación de la traducción humana y automática del contenido original en inglés. Este contenido se ofrece únicamente para su comodidad como información general y no debe considerarse completa o precisa. Si hay alguna contradicción entre la versión en inglés de esta página y la traducción, prevalecerá la versión en inglés. Consulte la versión en inglés de esta página.