Es posible que vea el error anterior al simular el controlador DDR3 UniPHY con el modelSim-Intel® FPGA. La causa del error es el pedido de las bibliotecas de compilación en la llamada a concreción de concreción ModelSim vsim .
Debe asegurarse de que la biblioteca que contiene los archivos ddr3 compilados aparezca primero en el comando. En este caso, el directorio de trabajo contiene los archivos DDR3 compilados:
trabajo de vsim -vppt -t ps-L -L altera_ver -L lpm_ver-L sgate_ver-L altera_mf_ver-L altera_lnsim_ver-L altera_mf-L altera_lnsim-L stratixiv <top_level_filename>
Se recomienda que siga los pedidos de archivos y bibliotecas del archivo msim_setup.tcl proporcionados en el directorio <IP_variation_name>_sim/mentor .