ID del artículo: 000078896 Tipo de contenido: Mensajes de error Última revisión: 27/03/2023

Error: {variation_name}_p0_pin_map.tcl: No se pudo encontrar el reloj de referencia de PLL

Entorno

  • Edición de suscripción de Intel® Quartus® II
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descripción

    Es posible que vea el error anterior cuando la entrada del reloj de referencia PLL al controlador de memoria basado en UniPHY se alimenta de otro PLL. Aunque no se recomienda poner en cascada las PPL, se permite y el diseño debe compilarse con advertencias, pero sin errores.

    La causa del error anterior es que el número de niveles de indicación del reloj de referencia ha superado el valor del procedimiento _p0_get_input_clk_id en el archivo _p0_pin_map.tcl.

    Resolución

    Realice los pasos siguientes para corregir el error:

    • Abra el archivo _p0_pin_map.tcl
    • Busque la cadena results_array 9
    • Cambie el valor de 9 a un valor mayor, por ejemplo, 20
    • Guarde el archivo _p0_pin_map.tcl
    • Volver a compilar el diseño y no debería ver el error anterior

     

    Productos relacionados

    Este artículo se aplica a 1 productos

    FPGA Stratix® V GS

    El contenido de esta página es una combinación de la traducción humana y automática del contenido original en inglés. Este contenido se ofrece únicamente para su comodidad como información general y no debe considerarse completa o precisa. Si hay alguna contradicción entre la versión en inglés de esta página y la traducción, prevalecerá la versión en inglés. Consulte la versión en inglés de esta página.