ID del artículo: 000078524 Tipo de contenido: Resolución de problemas Última revisión: 22/08/2023

¿Por qué veo datos de lectura no válidos cuando el bus de interfaz de memoria del DSP Builder tiene un NCO o FIR conectado?

Entorno

    Edición de suscripción de Intel® Quartus® II
    DSP
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descripción

Es posible que vea datos de lectura no válidos al final de una ráfaga de lectura de memoria o al final de cualquier lectura de memoria individual si tiene un componente NCO o FIR en el bus de interfaz de memoria DSP Builder.

Resolución

Esto se debe a un problema con el software Quartus® II.

La solución consiste en mover el filtro NCO o FIR a una dirección distinta de cero.

Esto está programado para ser corregido en una versión futura del software Quartus® II.

Productos relacionados

Este artículo se aplica a 20 productos

FPGA Stratix® V GT
FPGA Cyclone® V GX
FPGA Stratix® V GS
FPGA Arria® V GZ
FPGA SoC Arria® V SX
FPGA de sistema integrado en chip Cyclone® V ST
FPGA SoC Arria® V ST
FPGA Arria® V GX
FPGA Intel® Arria® 10 GT
FPGA Stratix® IV E
FPGA de sistema integrado en chip Cyclone® V SE
FPGA de sistema integrado en chip Cyclone® V SX
FPGA Cyclone® V GT
FPGA Stratix® V GX
FPGA Arria® V GT
FPGA Stratix® IV GX
FPGA Intel® Arria® 10 GX
FPGA Stratix® IV GT
FPGA Cyclone® V E
FPGA de sistema integrado en chip Intel® Arria® 10 SX

1

Descargo de responsabilidad

1

Todas las publicaciones y el uso de los contenidos de este sitio están sujetos a los Términos de uso de Intel.com.

El contenido de esta página es una combinación de la traducción humana y automática del contenido original en inglés. Este contenido se ofrece únicamente para su comodidad como información general y no debe considerarse completa o precisa. Si hay alguna contradicción entre la versión en inglés de esta página y la traducción, prevalecerá la versión en inglés. Consulte la versión en inglés de esta página.