Cuando se utiliza la subestación de fase dinámica en la función mega Altera_PLL, es posible que vea un comportamiento diferente para la desconcertación de la señal de salida phase_done en la simulación de RTL.
El comportamiento correcto es que se phase_done hacer valer al borde creciente del scanclk como se indica en AN 661: Implementar reconfiguración de PLL fraccionario con megafunciones Altera_PLL y Altera_PLL_RECONFIG (PDF).
Sin embargo, en la simulación de RTL, es posible que vea phase_done afirmar en el borde de descenso del scanclk. Por lo general, esto ocurre solo en la operación del primer paso de fase. Este es un problema en el modelo de simulación RTL.
Este problema con el modelo de simulación RTL se corrigió en la versión 13.1 del software Quartus® II.