ID del artículo: 000078513 Tipo de contenido: Resolución de problemas Última revisión: 18/04/2023

¿Por qué la desconsoción phase_done es inconsistente en la simulación de RTL?

Entorno

  • Edición de suscripción de Intel® Quartus® II
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descripción

    Cuando se utiliza la subestación de fase dinámica en la función mega Altera_PLL, es posible que vea un comportamiento diferente para la desconcertación de la señal de salida phase_done en la simulación de RTL.

    El comportamiento correcto es que se phase_done hacer valer al borde creciente del scanclk como se indica en AN 661: Implementar reconfiguración de PLL fraccionario con megafunciones Altera_PLL y Altera_PLL_RECONFIG (PDF).

    Sin embargo, en la simulación de RTL, es posible que vea phase_done afirmar en el borde de descenso del scanclk. Por lo general, esto ocurre solo en la operación del primer paso de fase. Este es un problema en el modelo de simulación RTL.

    Resolución

    Este problema con el modelo de simulación RTL se corrigió en la versión 13.1 del software Quartus® II.

    Productos relacionados

    Este artículo se aplica a 15 productos

    FPGA de sistema integrado en chip Cyclone® V SX
    FPGA Cyclone® V GT
    FPGA Stratix® V GX
    FPGA Cyclone® V GX
    FPGA Stratix® V GT
    FPGA Stratix® V GS
    FPGA Arria® V GZ
    FPGA SoC Arria® V SX
    FPGA de sistema integrado en chip Cyclone® V ST
    FPGA SoC Arria® V ST
    FPGA Arria® V GX
    FPGA Arria® V GT
    FPGA Cyclone® V E
    FPGA Stratix® V E
    FPGA de sistema integrado en chip Cyclone® V SE

    El contenido de esta página es una combinación de la traducción humana y automática del contenido original en inglés. Este contenido se ofrece únicamente para su comodidad como información general y no debe considerarse completa o precisa. Si hay alguna contradicción entre la versión en inglés de esta página y la traducción, prevalecerá la versión en inglés. Consulte la versión en inglés de esta página.