Puede asignar un reloj de salida PLL a una red de reloj global mediante Intel® Quartus® Editor de asignaciones de software Prime o definirlo en el archivo .qsf.
Siga los pasos a continuación para realizar la tarea: en el Editor de asignaciones:
1) Cree una nueva asignación en el Editor de asignaciones y luego establezca:
- Nombre de asignación = Señal global
- Valor = Reloj global
- Habilitado = Sí
- To = <nombre del nodo> (Por ejemplo, utilice el buscador de nodos para localizar el nombre del nodo del reloj de salida PLL, como "pll1:inst|altpll:altpll_component|pll1_altpll:auto_generated|wire_pll1_clk[0]")
2) La lista de asignaciones se actualizará después de crear la asignación.
3) Vuelva a compilar el diseño.
4) Después de la compilación, verifique su asignación viendo el informe "Global and other fast signals" en Quartus Prime Standard en Fitter > Resource Section > Global & Other fast signals y en Quartus® Prime Pro en Fitter > Plan Stage > Global & Other fast signals. Verá que el reloj de salida ahora está conectado a un reloj global.
Al introducir una asignación en el archivo .qsf siga estos pasos:
1) Abra el archivo .qsf y agregue lo siguiente:
set_instance_assignment -name GLOBAL_SIGNAL "GLOBAL CLOCK" -to "<node name>"
2) Vuelva a compilar el diseño.
3) Después de la compilación, verifique su asignación viendo el informe "Global y otras señales rápidas" en Quartus Prime Standard en Fitter > Resource Section > Global & Other fast signals y en Quartus® Prime Pro en Fitter > Plan Stage > Global & Other fast signals. Verá que el reloj de salida ahora está conectado a un reloj global.