ID del artículo: 000077833 Tipo de contenido: Resolución de problemas Última revisión: 12/04/2023

¿Por qué la salida del núcleo PCI Express no está correctamente configurada a 125 MHz en soPC Builder cuando se especificó un reloj de aplicación de 62,5 MHz en el IP?

Entorno

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descripción

Debido a un error en el generador soPC®, la salida de reloj de núcleo PCI Express® siempre está establecida en 125 MHz.

Esto puede causar fallas de temporización en los niveles de velocidad del dispositivo -7 y -8.

Resolución

Para solucionar este problema:

Editar manualmente el archivo pcie_compiler_0_core.v y cambiarlo

altpcie_hip_pipen1b_inst.core_clk_divider = 2 a
altpcie_hip_pipen1b_inst.core_clk_divider = 4

Este problema afecta a todas las versiones del generador de SOPC hasta la versión 10.1, incluidas.

Este problema se corrigió en la versión 10.1SP1 de Quartus® II. Se recomienda a los clientes actualizar a esta versión de Quartus® II y regenerar.

Productos relacionados

Este artículo se aplica a 1 productos

FPGA Cyclone® IV GX

Descargo de responsabilidad

1

Todas las publicaciones y el uso de los contenidos de este sitio están sujetos a los Términos de uso de Intel.com.

El contenido de esta página es una combinación de la traducción humana y automática del contenido original en inglés. Este contenido se ofrece únicamente para su comodidad como información general y no debe considerarse completa o precisa. Si hay alguna contradicción entre la versión en inglés de esta página y la traducción, prevalecerá la versión en inglés. Consulte la versión en inglés de esta página.