ID del artículo: 000077533 Tipo de contenido: Información y documentación sobre productos Última revisión: 16/03/2023

¿Cómo puedo generar las Intel® FPGA IP PLL utilizando un script o la interfaz de línea de comandos?

Entorno

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descripción

Para generar los Intel® FPGA IP PLL desde la interfaz de línea de comandos, se puede utilizar la utilidad ip-generate.

 

Resolución

A continuación, se muestra un ejemplo simple de la línea de comandos de la generación de Intel FPGA IP PLL mediante ip-generate:

c:\altera\13.1\quartus\sopc_builder\bin>ip-generate --output-directory=--file-set= --component-name=altera_pll --output-name= --system-info=DEVICE_FAMILY="" --component-param=gui_reference_clock_frequency=">" --component-param=gui_output_clock_frequency0="" --component-param=gui_phase_shift0= "cambio de fase " --component-param=gui_duty_cycle0="< ciclo de servicio deseado>"

Para obtener más opciones en ip-generate, ejecute ip-generate --help en la línea de comandos.

Productos relacionados

Este artículo se aplica a 15 productos

FPGA de sistema integrado en chip Cyclone® V SX
FPGA Stratix® V GT
FPGA Stratix® V GS
FPGA Arria® V GZ
FPGA SoC Arria® V SX
FPGA de sistema integrado en chip Cyclone® V ST
FPGA SoC Arria® V ST
FPGA Cyclone® V GT
FPGA Stratix® V GX
FPGA Cyclone® V GX
FPGA Arria® V GX
FPGA Arria® V GT
FPGA Cyclone® V E
FPGA Stratix® V E
FPGA de sistema integrado en chip Cyclone® V SE

Descargo de responsabilidad

1

Todas las publicaciones y el uso de los contenidos de este sitio están sujetos a los Términos de uso de Intel.com.

El contenido de esta página es una combinación de la traducción humana y automática del contenido original en inglés. Este contenido se ofrece únicamente para su comodidad como información general y no debe considerarse completa o precisa. Si hay alguna contradicción entre la versión en inglés de esta página y la traducción, prevalecerá la versión en inglés. Consulte la versión en inglés de esta página.