ID del artículo: 000077461 Tipo de contenido: Resolución de problemas Última revisión: 07/08/2023

¿Por qué puedo ver una frecuencia de reloj incorrecta en los registros khz_rx (0x341) y khz_tx (0x342) de E-Tile Hard IP para Ethernet Intel® FPGA IP?

Entorno

    Intel® Quartus® Prime Pro Edition
    E-tile Hard IP para Ethernet FPGA IP Intel®
BUILT IN - ARTICLE INTRO SECOND COMPONENT

Problema crítico

Descripción

Es posible que vea una frecuencia incorrecta en los registros khz_rx (0x341) y khz_tx (0x342) de E-Tile Hard IP para Ethernet Intel® FPGA IP si la frecuencia i_reconfig_clk no es de 100 MHz.

Porque el valor de frecuencia se mide suponiendo que la frecuencia de i_reconfig_clk es de 100 MHz.

Resolución

Si la frecuencia de i_reconfig_clk no es de 100 MHz, los valores de registro khz_rx (0x341) y khz_tx (0x342) se calculan con la siguiente ecuación, respectivamente.

  • khz_rx (0x341) : Frecuencia de reloj recuperada /10* [100 MHz / i_reconfig_clk (MHz) ], en KHz
  • khz_tx (0x342) : frecuencia de reloj TX /10* [100 MHz / i_reconfig_clk (MHz) ], en KHz

El problema de descripción está programado para ser solucionado en una versión futura de la UG-20160.

Productos relacionados

Este artículo se aplica a 4 productos

Mostrar todo

1

El contenido de esta página es una combinación de traducción humana y automática del contenido original en inglés. Este contenido se proporciona únicamente para su comodidad como información general y no debe considerarse como completo o preciso. Si hay alguna contradicción entre la versión en inglés de esta página y la traducción, prevalecerá la versión en inglés. Consulte la versión en inglés de esta página.