Descripción
tx_clkout es de preferencia para los pipe_pclk. Su frecuencia cambiará automáticamente según la velocidad de 1/1a Generación/3a Generación y la configuración de ancho de datos.
Resolución
Dependiendo de la configuración de ancho de enlace, siempre utilice el tx_clkout medio para minimizar el uso del reloj entre canales. En el caso de las instancias:
- x1 y x2 --> usar tx_clkout[0]
- x4 --> usar tx_clkout[1] o tx_clkout[2]
- x8 --> usar tx_clkout [3] o tx_clkout[4]
El puerto hclk_out de PHY nativo se puede dejar flotante. Suele ser una alimentación a través de la versión del hclk_in suministrado por el bucle tx con bloqueo de fase (PLL). Por lo general, este reloj no se utiliza porque su frecuencia es fija. Solo se utiliza si la propiedad intelectual (IP) de terceros requiere un reloj de frecuencia fijo.