Es posible que no pueda acceder a Arria® 10 registros de PCIe® IP Core si el dispositivo Arria 10 utiliza la configuración mediante el modo de protocolo (CvP) y se generó utilizando Quartus® Prime versión 16.1, 16.1.1 y 16.1.2.
Para solucionar este problema, cambie el parámetro USE_ALTPCIE_PS_HIP_LOGIC altera_pcie_a10_hip_161_*.v de 1 a 0 y vuelva a compilar el diseño.
Según la jerarquía de diseño, la fuente de nivel de transferencia de registro de IP PCIe (RTL) se encuentra normalmente en:
./altera_pcie_a10_hip161/synth/*_altera_pcie_a10_hip_161_*.v
Cambiar de:
USE_ALTPCIE_RS_HIP_LOGIC localparam = 1;
Para:
USE_ALTPCIE_RS_HIP_LOGIC localparam = 0;
Luego, ejecute una compilación completa.
No vuelva a regenerar el núcleo IP PCIe después de cambiar este parámetro. La sobrescritura sobrescribe el cambio.
Este problema se corrigió en el software Intel® Quartus® Prime Pro Edition versión 17.0.