¿Por qué falla la actualización de IP para Intel® Arria® 10 FPGA PHY nativo Intel® FPGA IP con modo CTLE manual y DFE habilitado?

Debido a un problema con el Intel FPGA IP PHY nativo de Intel® Arria® 10 FPGA, la actualización de IP a la versión 16.0 del software Intel® Quartus® Prime desde versiones anteriores del software podría fallar si configura el modo CTLE en "manual" y habilita DFE para velocidades de datos < 4,5 Gbps. El modo DFE válido es "deshabilitado" cuando el modo CTLE = "manual". También es posible que observe un error de actualización de IP si el Intel FPGA IP PHY nativo tiene habilitados varios perfiles de reconfiguración y si algún perfil tiene una configuración con modo CTLE = "manual" y DFE habilitado para velocidades de datos < 4,5 Gbps

Para solucionar este problema, siga estos pasos:

1. Abra la Intel FPGA IP PHY nativa en el editor de parámetros de IP.
2. Cargue el perfil de configuración con el modo CTLE = "manual" y DFE habilitado para velocidades de datos < 4,5 Gbps.
3. Establecer Modo DFE a "deshabilitado".
4. Guarde y genere su IP.