ID del artículo: 000077340 Tipo de contenido: Resolución de problemas Última revisión: 16/08/2023

¿Por qué HPS se bloquea cuando HPS a FPGA puente está conectado a AXI Bridge IP junto con otros maestros de bus?

Entorno

  • Intel® Quartus® Prime Pro Edition
  • Intel® FPGA Interconnect
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descripción

    HPS puede bloquearse al acceder al puente AXI, que está interconectado con más de un bus maestro.

    La interfaz subordinada del puente AXI realizará constantemente contrapresión para el acceso maestro cuando uno de los maestros emita transacciones de lectura/escritura.

    Resolución

    Como solución temporal, añada un puente de canalización de Avalon MM entre los maestros de bus y el puente AXI para resolver el problema de gestión de múltiples señales maestras de AXI Bridge.

    Productos relacionados

    Este artículo se aplica a 3 productos

    FPGA de sistema integrado en chip Cyclone® V SX
    FPGA SoC Arria® V SX
    FPGA de sistema integrado en chip Intel® Arria® 10 SX

    El contenido de esta página es una combinación de la traducción humana y automática del contenido original en inglés. Este contenido se ofrece únicamente para su comodidad como información general y no debe considerarse completa o precisa. Si hay alguna contradicción entre la versión en inglés de esta página y la traducción, prevalecerá la versión en inglés. Consulte la versión en inglés de esta página.