ID del artículo: 000077195 Tipo de contenido: Resolución de problemas Última revisión: 03/01/2023

Ciertas frecuencias de reloj de referencia hacen que falle la compilación del ip fPLL Arria® 10 y Cyclone® 10 GX

Entorno

  • Intel® Quartus® Prime Pro Edition
  • Intel® Quartus® Prime Standard Edition
  • fPLL Intel® Arria® 10 Cyclone® 10 FPGA IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Problema crítico

    Descripción

    Es posible que la compilación del Arria® 10 y Cyclone® 10 fPLL IP falle durante la etapa de Fitter en las siguientes circunstancias:

    • La PI se encuentra en el modo de fuente Core o Cascade y la frecuencia del reloj de referencia está en el rango de 49 MHz < Fref < de 51,5 MHz.
    • La PI está en modo transceptor y la frecuencia del reloj de referencia está en el rango de 50,0 MHz ≤ Fref < 51,5 MHz.

    Este problema afecta tanto al software Quartus® Prime Standard Edition como al software Quartus® Prime Pro Edition.

    Resolución

    Seleccione la frecuencia de reloj de referencia IP fPLL que no se encuentra dentro de los rangos especificados.

    Productos relacionados

    Este artículo se aplica a 2 productos

    FPGA de SoC y FPGA Intel® Arria® 10
    FPGA Intel® Cyclone® 10 GX

    Descargo de responsabilidad

    1

    Todas las publicaciones y el uso de los contenidos de este sitio están sujetos a los Términos de uso de Intel.com.

    El contenido de esta página es una combinación de la traducción humana y automática del contenido original en inglés. Este contenido se ofrece únicamente para su comodidad como información general y no debe considerarse completa o precisa. Si hay alguna contradicción entre la versión en inglés de esta página y la traducción, prevalecerá la versión en inglés. Consulte la versión en inglés de esta página.