Hay un error en la PI de UniPHY DDR3 que permite incorrectamente una configuración para un dispositivo de memoria DDR3 de 8 Gbit seleccionado de un solo chip con 16 filas, 11 columnas y 3 bits de dirección bancaria que se generarán para los controladores de memoria HPS y Arria® V y Cyclone® V.
Las configuraciones de mayor capacidad de dispositivos DDR3 admitidas son las siguientes:
Controlador de memoria física y controlador de memoria HPS: 4 Gbit por selección de chip con una configuración de dirección de 16 filas, 10 columnas y 3 bits de banco.
Soft Controller: selección de chip de 8 Gbit con una configuración de dirección de 16 filas, 11 columnas y 3 bits de banco.
Para obtener más información sobre las configuraciones compatibles con los controladores de memoria física Arria® V y HPS, consulte la Tabla 7-17: Características del controlador de memoria dura Arria® V en el Manual de Arria V y consulte la Tabla 11-1: Opciones de memoria de interfaz de controlador SDRAM en el Manual de referencia técnica del sistema de procesador duro Arria V.
Para obtener más información sobre las configuraciones compatibles con los controladores de memoria física Cyclone® V y HPS, consulte la Tabla 6-14: Características del controlador de memoria dura Cyclone® V en el Manual de Cyclone V y consulte la Tabla 11-1: Opciones de memoria de interfaz de controlador SDRAM en el Manual de referencia técnica del sistema de procesador duro Cyclone V.