ID del artículo: 000076744 Tipo de contenido: Resolución de problemas Última revisión: 12/02/2023

¿Existe algún problema conocido con Intel® Stratix®10 E/S 3V durante la configuración?

Entorno

  • Intel® Quartus® Prime Pro Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descripción

    Sí, debido a un problema en las versiones de software Intel® Quartus® Prime Pro Edition 17.1 y anteriores, las E/S de 3V en Intel® Stratix® 10 FPGAs podrían generar un alto durante la configuración cuando se les asigna a los pines como salidas en su diseño compilado.

    Este comportamiento no se ve cuando se asigna a las E/S 3V como entradas o E/S bidireccionales.

    Estas E/S 3V se encuentran en bancos de E/S 6A,6B,6C,7A,7B,7C, y están disponibles en diferentes variantes de densidad y paquete de Intel Stratix 10 dispositivos.

    Resolución

    Este problema está programado para solucionarse en un futuro lanzamiento del software Intel Quartus Prime Pro Edition.

    Productos relacionados

    Este artículo se aplica a 1 productos

    FPGA de SoC y FPGA Intel® Stratix® 10

    Descargo de responsabilidad

    1

    Todas las publicaciones y el uso de los contenidos de este sitio están sujetos a los Términos de uso de Intel.com.

    El contenido de esta página es una combinación de la traducción humana y automática del contenido original en inglés. Este contenido se ofrece únicamente para su comodidad como información general y no debe considerarse completa o precisa. Si hay alguna contradicción entre la versión en inglés de esta página y la traducción, prevalecerá la versión en inglés. Consulte la versión en inglés de esta página.