ID del artículo: 000076552 Tipo de contenido: Resolución de problemas Última revisión: 06/03/2023

SEVERE: Se produjo un error al ejecutar el script "::emif_cal_dbg::odt_cal::run_odt_cal_callback

Entorno

  • Intel® Quartus® Prime Pro Edition
  • Interfaces de memoria externa Componente de depuración FPGA IP Intel®
  • Interfaces de memoria externa FPGA IP Intel® Stratix® 10
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Problema crítico

    Descripción

    Debido a un problema en la versión 20.2 del software Intel® Quartus® Prime Pro Edition, es posible que vea un error similar al que se muestra a continuación cuando se produce un error de calibración en el kit de herramientas de depuración de calibración unificada Intel Stratix® 10 EMIF o en el kit de herramientas de depuración de EMIF Intel Agilex® 3 FPGA.

    GRAVE: Se produjo un error al ejecutar el script":emif_cal_dbg::odt_cal::run_odt_cal_callback

    ": ed_synth_inst: no se conoce la clave "65542" en el estudio

    mientras se ejecuta

    "La $dictionary $key de procesamiento"

    (procedimiento "::emif_cal_dbg::util::family_expert::get_dict_elem" línea 3)

    se invoque desde dentro

    "::emif_cal_dbg::util::family_expert::get_dict_elem cal_stage [expr $val]"

    Resolución

    Este mensaje de error de ejemplo muestra el código de error "65542" cuando se produce un error de calibración y el kit de herramientas EMIF no lo informa.

    Para el kit de herramientas de depuración de calibración unificada Intel® Stratix® 10 EMIF, a continuación se muestra una lista de las etapas de calibración y los códigos de error asociados que no se informan.

    Código de error de etapa de calibración

    WRITE_LEVEL_EDGE 65541

    WRITE_LEVEL_CLOCK 131077

    WRITE_DESKEW_DM_CENTER 65542

    MARGINING_DQ 65547

    MARGINING_DM 131083

     

    Para el kit de herramientas® de depuración Intel Agilex 3 FPGA EMIF, a continuación se muestra una lista de las etapas de calibración y los códigos de error asociados que no se informan.

    Código de error de etapa de calibración

    WRITE_LEVEL_EDGE: 65541

    WRITE_LEVEL_CLOCK: 131077

    WRITE_DESKEW_DM_CENTER: 65542

    READ_DESKEW_DBI_CENTER: 65540

    Productos relacionados

    Este artículo se aplica a 2 productos

    FPGAs y FPGAs de sistema integrado en chip Intel® Agilex™
    FPGA de SoC y FPGA Intel® Stratix® 10

    El contenido de esta página es una combinación de la traducción humana y automática del contenido original en inglés. Este contenido se ofrece únicamente para su comodidad como información general y no debe considerarse completa o precisa. Si hay alguna contradicción entre la versión en inglés de esta página y la traducción, prevalecerá la versión en inglés. Consulte la versión en inglés de esta página.