ID del artículo: 000076490 Tipo de contenido: Resolución de problemas Última revisión: 23/03/2022

¿Por qué mi Intel® FPGA P-Tile Avalon® memoria mapeada para PCI Express* End Point muestra un desempeño de menor lectura con la versión Intel® Quartus® Prime Pro 19.3?

Entorno

  • Intel® Quartus® Prime Pro Edition
  • Hard IP Avalon-MM Intel® Stratix® 10 para PCI Express*
  • PCI Express*
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descripción

    La memoria Intel® FPGA P-Tile Avalon® mapeada para PCI Express* admite hasta 64 solicitudes pendientes con un tamaño de solicitud de lectura máxima de 512 Bytes con la versión Intel® Quartus® Prime Pro versión 19.3. Si la latencia de ida y vuelta (tiempo de lectura de memoria a finalización) es superior a 1,5 us, el número de solicitudes pendientes podría no ser suficiente para saturar el procesamiento de lectura.

    Resolución

    Este problema se ha solucionado a partir de la Intel® Quartus® versión 21.3 del software Prime Pro Edition.

    Productos relacionados

    Este artículo se aplica a 2 productos

    FPGAs y FPGAs de sistema integrado en chip Intel® Agilex™ 7 serie F
    FPGA Intel® Stratix® 10 DX

    El contenido de esta página es una combinación de la traducción humana y automática del contenido original en inglés. Este contenido se ofrece únicamente para su comodidad como información general y no debe considerarse completa o precisa. Si hay alguna contradicción entre la versión en inglés de esta página y la traducción, prevalecerá la versión en inglés. Consulte la versión en inglés de esta página.