¿Por qué mi Intel® FPGA P-Tile Avalon® memoria...

Entorno

ID de error: 14010045894

Edición de Quartus

Intel® Quartus® Prime Pro Edition

Versión encontrada: 19.3 Versión corregida: 21.3

Propiedad intelectual de FPGA

Hard IP Avalon-MM Intel® Stratix® 10 para PCI Express*

PCI Express*

Versión encontrada: 19.3 Versión corregida: 21.3

Descripción

La memoria Intel® FPGA P-Tile Avalon® mapeada para PCI Express* admite hasta 64 solicitudes pendientes con un tamaño de solicitud de lectura máxima de 512 Bytes con la versión Intel® Quartus® Prime Pro versión 19.3. Si la latencia de ida y vuelta (tiempo de lectura de memoria a finalización) es superior a 1,5 us, el número de solicitudes pendientes podría no ser suficiente para saturar el procesamiento de lectura.

Resolución

Este problema se ha solucionado a partir de la Intel® Quartus® versión 21.3 del software Prime Pro Edition.

Seleccione el idioma

Uso de Intel.com búsqueda

Enlaces rápidos

Búsquedas recientes

Búsqueda avanzada

Solo buscar en

¿Por qué mi Intel® FPGA P-Tile Avalon® memoria mapeada para PCI Express* End Point muestra un desempeño de menor lectura con la versión Intel® Quartus® Prime Pro 19.3?

Entorno

Why does my Intel® FPGA P-Tile Avalon® memory mapped IP for PCI Express* End Point show lower read performance with the Intel® Quartus® Prime Pro version 19.3?

¿Necesita más ayuda?

Uso de Intel.com búsqueda

Enlaces rápidos

Búsquedas recientes

Búsqueda avanzada

Solo buscar en

¿Por qué mi Intel® FPGA P-Tile Avalon® memoria mapeada para PCI Express* End Point muestra un desempeño de menor lectura con la versión Intel® Quartus® Prime Pro 19.3?

Entorno

Why does my Intel® FPGA P-Tile Avalon® memory mapped IP for PCI Express* End Point show lower read performance with the Intel® Quartus® Prime Pro version 19.3?

Related Products

This article applies to 2 products

Productos relacionados

Este artículo se aplica a 2 productos

¿Necesita más ayuda?

Descargo de responsabilidad