ID del artículo: 000076487 Tipo de contenido: Resolución de problemas Última revisión: 18/08/2023

¿Por qué hay una discrepancia en el resultado de salida de FFT Intel® FPGA IP en la simulación entre el modelo MATLAB* generado por IP y el modelo HDL?

Entorno

  • Intel® Quartus® Prime Pro Edition
  • Intel® Quartus® Prime Standard Edition
  • FFT FPGA IP Intel®
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descripción

    Debido a un problema con FFT Intel® FPGA IP versión 19.1, puede observar el problema anterior en la simulación si el ancho de salida de datos de la IP no está configurado para el ancho máximo admitido.

    Resolución

    Para evitar este problema, configure el ancho de salida de datos en el ancho máximo admitido en IP.

    Este problema no está programado actualmente para ser corregido en una versión futura de la Intel® FPGA IP FFT.

    Productos relacionados

    Este artículo se aplica a 10 productos

    FPGA de SoC y FPGA Arria® V
    FPGA Stratix® IV
    FPGA Arria® II
    FPGA Intel® MAX® 10
    FPGA Cyclone® IV
    FPGA Stratix® V
    FPGA de SoC y FPGA Intel® Stratix® 10
    FPGA de SoC y FPGA Cyclone® V
    FPGA Intel® Cyclone® 10
    FPGA de SoC y FPGA Intel® Arria® 10

    Descargo de responsabilidad

    1

    Todas las publicaciones y el uso de los contenidos de este sitio están sujetos a los Términos de uso de Intel.com.

    El contenido de esta página es una combinación de la traducción humana y automática del contenido original en inglés. Este contenido se ofrece únicamente para su comodidad como información general y no debe considerarse completa o precisa. Si hay alguna contradicción entre la versión en inglés de esta página y la traducción, prevalecerá la versión en inglés. Consulte la versión en inglés de esta página.