ID del artículo: 000076484 Tipo de contenido: Resolución de problemas Última revisión: 09/02/2023

¿Por qué hay una discrepancia en el ancho de puerto cuando intento conectar la salida del codificador directamente a la entrada del decodificador del núcleo LDPC Intel® FPGA IP?

Entorno

    Intel® Quartus® Prime Pro Edition
    Comprobación de paridad de baja densidad (LDPC) FPGA IP Intel® IP-LDPC
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descripción

La salida del codificador de núcleos Intel® FPGA IP LDPC no se puede conectar directamente a la entrada del decodificador de núcleos Intel FPGA IP LPDC. Los datos de salida del codificador tendrán que someterse a una relación de probabilidad de registro (LLR) y a una conversión de bits blandos antes de aplicar la conversión a la entrada del decodificador. Tendrá que crear la lógica de conversión mediante la lógica soft.

Resolución

No se requiere ninguna solución alternativa.

Productos relacionados

Este artículo se aplica a 10 productos

FPGA Cyclone® IV
FPGA de SoC y FPGA Cyclone® V
FPGA Intel® MAX® 10
FPGA de SoC y FPGA Intel® Stratix® 10
FPGA Stratix® V
FPGA Stratix® IV
FPGA de SoC y FPGA Intel® Arria® 10
FPGA Intel® Cyclone® 10
FPGA de SoC y FPGA Arria® V
FPGA Arria® II

1

Descargo de responsabilidad

1

Todas las publicaciones y el uso de los contenidos de este sitio están sujetos a los Términos de uso de Intel.com.

El contenido de esta página es una combinación de la traducción humana y automática del contenido original en inglés. Este contenido se ofrece únicamente para su comodidad como información general y no debe considerarse completa o precisa. Si hay alguna contradicción entre la versión en inglés de esta página y la traducción, prevalecerá la versión en inglés. Consulte la versión en inglés de esta página.