Problema crítico
Los siguientes núcleos de Intel® FPGA IP generan diseños de ejemplo para el kit de desarrollo de SoC del transceptor serie Intel Agilex® 7 FPGA con una configuración de VID incorrecta.
1) Serial Lite IV Intel® FPGA IP
2) Interlaken (2ª generación) Intel® FPGA IP
3) Ethernet de triple velocidad Intel® FPGA IP
4) Reconfiguración dinámica E-Tile Intel® FPGA IP
5) E-tile Hard IP para Ethernet y CPRI PHY Intel® FPGA IP
6) JESD204B Intel® FPGA IP
7) JESD204C Intel® FPGA IP
8) Subsistema Ethernet Intel® FPGA IP
La configuración correcta de VID se puede encontrar en la sección 6.1 Agregue la configuración de SmartVID en el archivo QSF de Intel® Quartus® Prime de la Guía del usuario del kit de desarrollo de sistema integrado en chip-transceptor Intel Agilex® serie F.
Actualice los ejemplos de diseño con la configuración de VID correcta como se muestra a continuación:
set_global_assignment -name PWRMGT_BUS_SPEED_MODE "100 KHZ"
set_global_assignment -name PWRMGT_SLAVE_DEVICE0_ADDRESS 42
set_global_assignment -name PWRMGT_SLAVE_DEVICE1_ADDRESS 00
set_global_assignment -name PWRMGT_SLAVE_DEVICE2_ADDRESS 00
set_global_assignment -name PWRMGT_SLAVE_DEVICE3_ADDRESS 00
set_global_assignment -name PWRMGT_SLAVE_DEVICE4_ADDRESS 00
set_global_assignment -name PWRMGT_SLAVE_DEVICE5_ADDRESS 00
set_global_assignment -name PWRMGT_SLAVE_DEVICE6_ADDRESS 00
set_global_assignment -name PWRMGT_SLAVE_DEVICE7_ADDRESS 00
set_global_assignment -name USE_PWRMGT_SCL SDM_IO0
set_global_assignment -name USE_PWRMGT_SDA SDM_IO12
set_global_assignment -name USE_CONF_DONE SDM_IO16
set_global_assignment -name VID_OPERATION_MODE "PMBUS MASTER"
set_global_assignment -name PWRMGT_VOLTAGE_OUTPUT_FORMAT "LINEAR FORMAT"
set_global_assignment -name PWRMGT_LINEAR_FORMAT_N "-13"
set_global_assignment -name PWRMGT_TRANSLATED_VOLTAGE_VALUE_UNIT VOLTIOS
Está previsto que este problema se solucione en una versión futura del software Intel® Quartus® Prime Pro Edition.