Es posible que vea este mensaje de error al dirigirse a dispositivos Intel® Stratix® 10 MX en Intel® Quartus® Software Prime Pro versión 18.0.1 y tiene un diseño que incluye dos instancias de la Intel® FPGA IP de eSRAM, y ambos casos comparten una señal de reloj de referencia común.
Cada instancia de Intel® FPGA IP eSRAM requiere un reloj de referencia dedicado debido a su ubicación física en el dispositivo.
Para evitar este problema, proporcione un reloj de referencia dedicado a cada instancia de eSRAM Intel® IP en el diseño. Consulte las Pautas de conexión de pin de la familia de dispositivos Intel® Stratix® 10 para obtener más información acerca de los requisitos de pin Intel® IP eSRAM.
Se genera un mensaje de error más significativo a partir de la Intel® Quartus® versión 22.3 del software Prime.