ID del artículo: 000076360 Tipo de contenido: Resolución de problemas Última revisión: 11/01/2023

¿Cuál es el tamaño máximo de carga útil que puedo emitir el HARD IP PCI Express en la interfaz Avalon-ST TX?

Entorno

    Edición de suscripción de Intel® Quartus® II
    PCI Express*
    Hard IP Arria® 10 Cyclone® 10 Intel® para PCI Express*
    Hard IP Arria® V GZ para PCI Express* FPGA IP Intel®
    Hard IP Arria® V para PCI Express* FPGA IP Intel®
    Hard IP Avalon-ST Intel® Stratix® 10 para PCI Express*
    Hard IP Cyclone® V para PCI Express* FPGA IP Intel®
    IP_Compiler para PCI Express*
    Hard IP Stratix® V para PCI Express* FPGA IP Intel®
    Hard IP Stratix® V para PCI Express* con SR-IOV FPGA IP Intel®
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descripción

En el modo Avalon-ST, se requiere la lógica del usuario para asegurarse de que el TX TLP presentado al núcleo IP PCI* Express no sea mayor que el tamaño de carga máxima de acceso.

 

 

Resolución

Asegúrese de que la TX TLP presentada al núcleo DE IP PCI* Express no sea mayor que el tamaño de carga máxima expresada.

Productos relacionados

Este artículo se aplica a 17 productos

FPGA Stratix® V GX
FPGA Arria® II
FPGA de SoC y FPGA Arria® V
FPGA Intel® Cyclone® 10 GX
FPGA Cyclone® IV GX
FPGA de SoC y FPGA Intel® Arria® 10
FPGA Cyclone® V GT
FPGA Cyclone® V GX
FPGA de sistema integrado en chip Cyclone® V ST
FPGA de sistema integrado en chip Cyclone® V SX
FPGA Stratix® II GX
FPGA Stratix® IV GT
FPGA Stratix® IV GX
FPGA Stratix® V GS
FPGA Stratix® V GT
FPGA Arria® GX
FPGA de SoC y FPGA Intel® Stratix® 10

1

El contenido de esta página es una combinación de traducción humana y automática del contenido original en inglés. Este contenido se proporciona únicamente para su comodidad como información general y no debe considerarse como completo o preciso. Si hay alguna contradicción entre la versión en inglés de esta página y la traducción, prevalecerá la versión en inglés. Consulte la versión en inglés de esta página.