ID del artículo: 000076314 Tipo de contenido: Mensajes de error Última revisión: 14/02/2023

Error(14566): El ajustador no puede colocar componentes de periferia debido a conflictos con restricciones existentes (x IOPLL(s)).

Entorno

  • Intel® Quartus® Prime Pro Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descripción

    Debido a la restricción de Intel® FPGA IP de Ethernet de triple velocidad con la opción "LVDS" como "tipo de transceptor", no se pueden combinar los IOPLLs.

    Es posible que vea este error en el software Intel® Quartus® Prime cuando inicia varios Intel® FPGA IP Ethernet de triple velocidad con la opción "LVDS" como "tipo de transceptor" en un solo banco de E/S para el Intel® Arria® 10, Intel® Cyclone® 10 GX o Intel® Stratix® dispositivo 10 L-Tile/H-Tile.

     

     

    Resolución

    Para evitar este error, siga los pasos a continuación:

    1. Genere los Intel® FPGA IP Ethernet de triple velocidad con la opción "Ninguno" como "tipo de transceptor".
    2. Genere los Intel® FPGA IP LVDS SERDES con varios canales.
    3. Conecte dos IPs manualmente.

     

    Productos relacionados

    Este artículo se aplica a 3 productos

    FPGA de SoC y FPGA Intel® Stratix® 10
    FPGA Intel® Cyclone® 10 GX
    FPGA de SoC y FPGA Intel® Arria® 10

    Descargo de responsabilidad

    1

    Todas las publicaciones y el uso de los contenidos de este sitio están sujetos a los Términos de uso de Intel.com.

    El contenido de esta página es una combinación de la traducción humana y automática del contenido original en inglés. Este contenido se ofrece únicamente para su comodidad como información general y no debe considerarse completa o precisa. Si hay alguna contradicción entre la versión en inglés de esta página y la traducción, prevalecerá la versión en inglés. Consulte la versión en inglés de esta página.