ID del artículo: 000076312 Tipo de contenido: Resolución de problemas Última revisión: 15/02/2023

¿Por qué reporta una infracción de la sincronización del período mínimo en el DSP IP de punto fijo Intel® Arria® 10 nativo?

Entorno

    Intel® Quartus® Prime Pro Edition
    DSP nativo de punto fijo FPGA IP Intel® Arria® 10
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descripción

Se puede ver una infracción del período de tiempo mínimo si el bloque DSP no está totalmente registrado.

 

 

Resolución

Para evitar este problema, habilite el registro de entrada, salida y canalización utilizando la GUI de IP para garantizar que se cumpla la sincronización cuando se utiliza la PI DSP de punto fijo nativo Intel® Arria® 10.

Productos relacionados

Este artículo se aplica a 1 productos

FPGA de SoC y FPGA Intel® Arria® 10

1

Descargo de responsabilidad

1

Todas las publicaciones y el uso de los contenidos de este sitio están sujetos a los Términos de uso de Intel.com.

El contenido de esta página es una combinación de la traducción humana y automática del contenido original en inglés. Este contenido se ofrece únicamente para su comodidad como información general y no debe considerarse completa o precisa. Si hay alguna contradicción entre la versión en inglés de esta página y la traducción, prevalecerá la versión en inglés. Consulte la versión en inglés de esta página.