ID del artículo: 000076251 Tipo de contenido: Resolución de problemas Última revisión: 28/11/2023

¿Por qué la configuración de bit de configuración del reloj de ranura del Avalon® -ST Intel® Stratix® 10 IP duro para PCI Express y Avalon® -MM Intel® Stratix® 10 IP duro para PCI Express es siempre 0, independientemente de la configuración...

Entorno

  • Intel® Quartus® Prime Pro Edition
  • Hard IP Avalon-MM Intel® Stratix® 10 para PCI Express*
  • Hard IP Avalon-ST Intel® Stratix® 10 para PCI Express*
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Problema crítico

    Descripción

    Debido a un problema con la Avalon® IP dura -ST Intel® Stratix® 10 para PCI Express y Avalon® -MM Intel® Stratix® 10 IP dura para PCI Express en Intel® Quartus® software Prime Pro Edition versión 19.4, el bit de configuración del reloj de ranura (bit 12) en el registro de estado de enlace de PCI Express siempre se establece en 0. Este problema se puede ver tanto en la simulación como en el hardware.

    Resolución

    No hay solución alternativa.

    Productos relacionados

    Este artículo se aplica a 5 productos

    FPGA Intel® Strantix® 10 MX
    FPGA Intel® Strantix® 10 TX
    FPGA Intel® Stratix® 10 DX
    FPGA de sistema integrado en chip Intel® Stratix® 10 SX
    FPGA Intel® Strantix® 10 GX

    Descargo de responsabilidad

    1

    Todas las publicaciones y el uso de los contenidos de este sitio están sujetos a los Términos de uso de Intel.com.

    El contenido de esta página es una combinación de la traducción humana y automática del contenido original en inglés. Este contenido se ofrece únicamente para su comodidad como información general y no debe considerarse completa o precisa. Si hay alguna contradicción entre la versión en inglés de esta página y la traducción, prevalecerá la versión en inglés. Consulte la versión en inglés de esta página.