ID del artículo: 000076247 Tipo de contenido: Información y documentación sobre productos Última revisión: 15/02/2023

¿Cómo configuro diferentes patrones de video en el ejemplo de prueba de diseño SDI II Intel® FPGA IP?

Entorno

  • Intel® Quartus® Prime Pro Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descripción

    De forma predeterminada, en testbench tb_top.v, TEST_RECONFIG_SEQ está establecido en "mitad". El patrón de video se reconfigurará en la secuencia de 12GA (>6 GB) >3GA (>HS) >SD.

    Esto muestra un excelente ejemplo de reconfiguración, pero da un tiempo demasiado corto para detallar el patrón de datos de video para el modo.

     

     

    Resolución

    Modifique el parámetro TEST_RECONFIG_SEQ para establecer diferentes patrones de video en la simulación.

    Por ejemplo, cámbiese a "12GA" para ejecutar una simulación de un flujo de bits de video de 12 G.

    Este parámetro es compatible con varias opciones, "full", "'half", "12GA". Etc.

    Consulte tb_tasks.v para obtener valores de parámetros detallados.

    Productos relacionados

    Este artículo se aplica a 3 productos

    FPGA Intel® Cyclone® 10 GX
    FPGA de SoC y FPGA Intel® Arria® 10
    FPGA de SoC y FPGA Intel® Stratix® 10

    Descargo de responsabilidad

    1

    Todas las publicaciones y el uso de los contenidos de este sitio están sujetos a los Términos de uso de Intel.com.

    El contenido de esta página es una combinación de la traducción humana y automática del contenido original en inglés. Este contenido se ofrece únicamente para su comodidad como información general y no debe considerarse completa o precisa. Si hay alguna contradicción entre la versión en inglés de esta página y la traducción, prevalecerá la versión en inglés. Consulte la versión en inglés de esta página.