Problema crítico
Descripción
Debido a un problema en la versión 19.3 y anterior del software Intel® Quartus® Prime Pro Edition, la simulación VCS* del diseño de ejemplo de la versión de testbench de Ethernet 25G Intel® Stratix® 10 FPGA la variante IP con PTP, RSFEC y VHDL seleccionada fallará en VCS con "error de resolución de referencia de módulo cruzado".
Resolución
Para solucionar este problema, realice los pasos siguientes:
1.) Navegue hasta el directorio "example_testbench/" del diseño de ejemplo
2.) Abra el archivo "basic_avl_tb_top.sv"
3.) Línea 40 para comentar:
defparam singleport1588_s10gxt_inst.s10_top.alt_e25s10_0.SIM_SHORT_AM = 1'b1;
4.) Vuelva a compilar la simulación