ID del artículo: 000076226 Tipo de contenido: Resolución de problemas Última revisión: 15/08/2023

¿Por qué la interfaz CSR no puede leer o escribir algunos registros de control de la HMC DDR3?

Entorno

    Software Intel® Quartus® II
    Controlador DDR3 SDRAM con UniPHY FPGA IP Intel®
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descripción

Existe un problema al utilizar la interfaz CSR para leer y escribir registros de control del controlador de memoria física (HMC) DDR3 tanto en simulación como en laboratorio para los dispositivos Cyclone® V y Arria® V. Algunos registros de control de la HMC DDR3 no se pueden leer ni escribir.

El mapa del registro del controlador en la Tabla 5-18 del manual de la interfaz de memoria externa es para el controlador de memoria soft DDR3, y no para la HMC DDR3.

Resolución

Este problema se ha corregido en la versión actual del manual de la interfaz de memoria externa.

Productos relacionados

Este artículo se aplica a 2 productos

Mostrar todo

1

Descargo de responsabilidad

1

Todas las publicaciones y el uso de los contenidos de este sitio están sujetos a los Términos de uso de Intel.com.

El contenido de esta página es una combinación de traducción humana y automática del contenido original en inglés. Este contenido se proporciona únicamente para su comodidad como información general y no debe considerarse como completo o preciso. Si hay alguna contradicción entre la versión en inglés de esta página y la traducción, prevalecerá la versión en inglés. Consulte la versión en inglés de esta página.