ID del artículo: 000076203 Tipo de contenido: Información y documentación sobre productos Última revisión: 15/08/2023

¿Cómo calculo el ECC para el controlador basado en DDR3 UniPHY?

Entorno

  • Software Intel® Quartus® II
  • Controlador DDR3 SDRAM con UniPHY FPGA IP Intel®
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descripción

    ¿Cómo calculo el ECC para el controlador basado en DDR3 UniPHY?

    Resolución

    El cálculo del código de corrección de errores (ECC) para los controladores de memoria basados en UniPHY se basa en el esquema de codificación Hamming. El esquema de codificación Hamming deriva los bits de paridad y los agrega a los datos originales para producir la palabra de código de salida. El número de bits de paridad añadidos depende del ancho de los datos.

    Para obtener más información, consulte las megafunciones ALTECC_ENCODER y ALTECC_DECODER en la Guía del usuario de megafunciones de aritmética de enteros.

    Productos relacionados

    Este artículo se aplica a 16 productos

    FPGA Arria® V GT
    FPGA Stratix® IV E
    FPGA Stratix® IV GX
    FPGA de sistema integrado en chip Cyclone® V SE
    FPGA Stratix® IV GT
    FPGA Cyclone® V E
    FPGA Stratix® V E
    FPGA Stratix® V GT
    FPGA de sistema integrado en chip Cyclone® V SX
    FPGA Cyclone® V GT
    FPGA Stratix® V GX
    FPGA Stratix® V GS
    FPGA de sistema integrado en chip Cyclone® V ST
    FPGA SoC Arria® V ST
    FPGA Arria® V GX
    FPGA Cyclone® V GX

    El contenido de esta página es una combinación de la traducción humana y automática del contenido original en inglés. Este contenido se ofrece únicamente para su comodidad como información general y no debe considerarse completa o precisa. Si hay alguna contradicción entre la versión en inglés de esta página y la traducción, prevalecerá la versión en inglés. Consulte la versión en inglés de esta página.