Es posible que vea este error en el software Quartus® II si utiliza una PLL para derivar la frecuencia del reloj de entrada a la ALTTEMP_SENSE función mega.
La frecuencia de entrada aplicada al sensor de temperatura interna debe ser inferior o igual a 1,0 MHz. Hay un divisor de reloj disponible en la función ALTTEMP_SENSE mega para reducir el reloj de entrada a fin de cumplir con este requisito. Para obtener más información, consulte la Guía del usuario multifunción de sensores de temperatura (ALTTEMP_SENSE) (PDF).
La naturaleza de rounding de los parámetros de multiplicación y división de PLL puede dar lugar a que el reloj de salida real no sea exacto. Si no se utiliza el divisor de reloj, la frecuencia del reloj resultante podría ser mayor que los 1,0 MHz requeridos. Si se utiliza el divisor de reloj, la frecuencia de reloj resultante podría ser superior a 40,0 MHz o 80,0 MHz, dependiendo de la configuración utilizada para el divisor de reloj.
Para evitar esta advertencia, revise los parámetros PLL a fin de reducir o igualar la frecuencia del reloj de salida a 1,0 MHz si no se utiliza el divisor de reloj. Si está utilizando el divisor de reloj, revise los parámetros PLL para hacer que la frecuencia del reloj de salida característica sea menor que o igual a 40,0 MHz o 80,0 MHz, dependiendo de la configuración utilizada para el divisor de reloj.