¿Por qué no puedo utilizar el kit de herramientas Intel® Quartus® Prime Transceptor con Intel Interlaken (2ª generación) para un ejemplo de diseño Intel FPGA IP en Intel Stratix® 10 dispositivos?

Debido a un problema en Intel Interlaken (2ª generación) para Intel FPGA IP ejemplo de diseño generado en la versión 21.1 del software Intel® Quartus® Prime Pro Edition, la señal de mgmt_clk tiene una asignación de pin virtual que impide que se asigne el kit de herramientas de transceptor a un pin del dispositivo.

Para solucionar este problema, abra el archivo de configuración Quartus (.qsf) de Intel Interlaken (2ª generación) para obtener un ejemplo de diseño de Intel FPGA IP, y reemplace la siguiente asignación de pin virtual con una asignación a una señal de reloj de 100 MHz en el PCB.

Reemplace esta asignación.

set_instance_assignment -name VIRTUAL_PIN ON -to mgmt_clk

También debe asegurarse de marcar la opción "Habilitar el punto final maestro de depuración Native PHY (VINODME)" al generar Intel Interlaken (2ª generación) para Intel FPGA IP ejemplo de diseño.

Este problema se ha solucionado a partir de la Intel® Quartus® Versión 21.3 del software Prime Pro/Standard Edition.