ID del artículo: 000075552 Tipo de contenido: Resolución de problemas Última revisión: 13/02/2023

¿Por qué veo un tiempo de espera reducido con "H-tile Hard IP for Ethernet Intel® FPGA IP"?

Entorno

    Intel® Quartus® Prime Pro Edition
    Ethernet FPGA IP Intel® de 100 G de baja latencia para Arria® 10 y Stratix® V
    Ethernet
BUILT IN - ARTICLE INTRO SECOND COMPONENT

Problema crítico

Descripción

Debido a un problema en la versión 18.0 del software Intel® Quartus® Pro y versiones anteriores, es posible que vea un pequeño período de tiempo de espera en "H-tile Hard IP for Ethernet Intel® FPGA IP".

 

 

Resolución

Para solucionar este problema, pruebe con otra semilla de ajustador para evitar estas eliminaciones de tiempo.

Este problema se corrigió en Intel® Quartus® software Prime Pro Edition versión 18.1.

Productos relacionados

Este artículo se aplica a 1 productos

FPGA de SoC y FPGA Intel® Stratix® 10

1

Descargo de responsabilidad

1

Todas las publicaciones y el uso de los contenidos de este sitio están sujetos a los Términos de uso de Intel.com.

El contenido de esta página es una combinación de la traducción humana y automática del contenido original en inglés. Este contenido se ofrece únicamente para su comodidad como información general y no debe considerarse completa o precisa. Si hay alguna contradicción entre la versión en inglés de esta página y la traducción, prevalecerá la versión en inglés. Consulte la versión en inglés de esta página.