Debido a un problema con la Intel® FPGA IP Reed Solomon II del software Intel® Quartus® Prime Pro Edition versión 21.1 y anteriores, podría observar el error anterior al simular el modelo de simulación VHDL en el software Modelsim*.
Para evitar este problema, puede utilizar el modelo de simulación Verilog.
1
Todas las publicaciones y el uso de los contenidos de este sitio están sujetos a los Términos de uso de Intel.com.
El contenido de esta página es una combinación de la traducción humana y automática del contenido original en inglés. Este contenido se ofrece únicamente para su comodidad como información general y no debe considerarse completa o precisa. Si hay alguna contradicción entre la versión en inglés de esta página y la traducción, prevalecerá la versión en inglés. Consulte la versión en inglés de esta página.