ID del artículo: 000075400 Tipo de contenido: Resolución de problemas Última revisión: 18/04/2023

¿Por qué es el requisito de cambio de fase inconsistente del coreclock para Intel® Arria® 10 LVDS en el manual y en el resumen de LA GUI de IP?

Entorno

  • ALTLVDS_TX
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descripción

    Debido a un error en la GUI LVDS Qsys, se muestra que la fase del reloj del núcleo es de 0 grados, mientras que, según Intel® Arria® manual de 10, debería ser un factor 180/SERDES.

    Resolución

    Este problema se corrige a partir de Intel® Arria® 10 Core Fabric y el Manual del manual de E/S de propósito general 18.0.1

    Productos relacionados

    Este artículo se aplica a 1 productos

    FPGA de SoC y FPGA Intel® Arria® 10

    Descargo de responsabilidad

    1

    Todas las publicaciones y el uso de los contenidos de este sitio están sujetos a los Términos de uso de Intel.com.

    El contenido de esta página es una combinación de la traducción humana y automática del contenido original en inglés. Este contenido se ofrece únicamente para su comodidad como información general y no debe considerarse completa o precisa. Si hay alguna contradicción entre la versión en inglés de esta página y la traducción, prevalecerá la versión en inglés. Consulte la versión en inglés de esta página.