ID del artículo: 000075379 Tipo de contenido: Resolución de problemas Última revisión: 12/01/2023

¿Por qué el diseño de ejemplo de diseño de ejemplo Intel® Arria®10 MAC 1G/2.5G/10G (preestablecido) de 10 G MAC 1G/2.5G/10G (preestablecido) muestra la falla de sincronización?

Entorno

  • Intel® Quartus® Prime Pro Edition
  • Ethernet MAC FPGA IP Intel® de 10 G de baja latencia
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Problema crítico

    Descripción

    Debido a un problema de optimización, al utilizar el diseño de ejemplo de Ethernet MAC 1G/2.5G/10G Arria® 10, se pueden ver fallas de sincronización de configuración entre las PCS blandos y la transferencia de PCs duras 10G.

     

     

    Resolución

    Para evitar este error en el tiempo de configuración, restrinja el tiempo de espera de la transferencia de PCS blando a PC duros 8G para facilitar el cierre de la sincronización de configuración utilizando la restricción siguiente:

    si {![ cadena igual a "quartus_sta" $::TimeQuestInfo(nameofexecutable)] } {
    set_min_delay -de [get_keepers *|alt_mge16_phy_xcvr_term:*|tx_parallel_data_a10*] a [get_keepers *|twentynm_pcs*:*|gen_twentynm_hssi_8g_tx_pcs.inst_twentynm_hssi_8g_tx_pcs~tx_clk2_by2_1.reg] -0.2ns
    }

    Este problema no está programado para ser reparado en una versión futura del software Intel® Quartus® Prime Edition.

    Productos relacionados

    Este artículo se aplica a 1 productos

    FPGA de SoC y FPGA Intel® Arria® 10

    El contenido de esta página es una combinación de la traducción humana y automática del contenido original en inglés. Este contenido se ofrece únicamente para su comodidad como información general y no debe considerarse completa o precisa. Si hay alguna contradicción entre la versión en inglés de esta página y la traducción, prevalecerá la versión en inglés. Consulte la versión en inglés de esta página.