ID del artículo: 000075375 Tipo de contenido: Resolución de problemas Última revisión: 23/12/2022

¿Por qué el tiempo de pausa de MAC de Ethernet de 40 G y 100 Gbps de baja latencia podría ser más corto de lo previsto?

Entorno

  • Intel® Quartus® Prime Pro Edition
  • Ethernet de 40 G 100 G de baja latencia
  • Ethernet
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Problema crítico

    Descripción

    La figura 31b-2 de IEEE estándar 802.3 indica que el temporizador de pausa no debe cargarse con un valor quanta recibido hasta que el transmisor esté inactivo.

    Este aspecto de especificación no se implementó en la implementación del control de flujo de la función Megacore® de MAC y PHY de Ethernet de 40 G y 100 Gbps de baja latencia.

    Por lo tanto, si el TX no está inactivo cuando se carga la pausa quanta, el tiempo de pausa solicitado puede ser más corto de lo previsto.

    Resolución

    Este problema no está programado para ser reparado.

    Productos relacionados

    Este artículo se aplica a 4 productos

    FPGA Stratix® V GS
    FPGA Stratix® V GT
    FPGA Stratix® V GX
    FPGA de SoC y FPGA Intel® Arria® 10

    Descargo de responsabilidad

    1

    Todas las publicaciones y el uso de los contenidos de este sitio están sujetos a los Términos de uso de Intel.com.

    El contenido de esta página es una combinación de la traducción humana y automática del contenido original en inglés. Este contenido se ofrece únicamente para su comodidad como información general y no debe considerarse completa o precisa. Si hay alguna contradicción entre la versión en inglés de esta página y la traducción, prevalecerá la versión en inglés. Consulte la versión en inglés de esta página.