ID del artículo: 000075330 Tipo de contenido: Resolución de problemas Última revisión: 07/03/2023

¿Por qué falla la configuración de Intel® Stratix® 10 dispositivos cuando se utiliza PCIe, HPS EMIF, eSRAM o HBM2 IP en el diseño del software Intel® Quartus® Prime Pro Edition?

Entorno

  • Intel® Quartus® Prime Pro Edition
  • Componente genérico
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descripción

    Intel® Stratix® 10 dispositivos tienen requisitos de reloj adicionales para una configuración exitosa cuando se utiliza la interfaz de memoria externa del sistema de procesador físico (HPS EMIF), PCIe, eSRAM o memoria de alto ancho de banda (HBM2).

    Se requieren los relojes de referencia para una calibración PLL adecuada a fin de garantizar que los bloques IP mencionados puedan funcionar correctamente cuando el dispositivo haya completado la configuración y haya entrado al modo de usuario. El firmware del Administrador de dispositivos seguros (SDM) controla la configuración del dispositivo si la PLL no se calibra correctamente debido a que falta un reloj de referencia. Por lo tanto, los usuarios deben proporcionar un reloj de referencia estable y en ejecución libre a estos bloques de IP antes de que comience la configuración. A continuación, se indica el reloj de referencia requerido para el IP respectivo:

    IPPin de reloj
    HBM2pll_ref_clk y ext_core_clk
    eSRAMCLK_ESRAM_[0,1]p y CLK_ESRAM_[0,1]n
    HPS EMIFpll_ref_clk
    Canales PCIe L y H-TileREFCLK_GXB
    Canales de transceptores E-TileREFCLK_GXE

     

    Para los dispositivos de mosaico de Intel® Stratix® 10 L/H, el requisito del reloj de referencia es obligatorio para los casos de uso de PCIe, pero no es obligatorio para casos de uso que no sean PCIe para una configuración exitosa del dispositivo. Para el caso de uso de PCIe, el firmware SDM esperará el código de calibración de PLL para asegurarse de que la PLL esté calibrada correctamente para liberar el dispositivo para ingresar al modo de usuario. Por lo tanto, es obligatorio un reloj de referencia para la calibración de PLL. Para casos de uso que no son PCIe, el firmware de SDM no gateará la configuración del dispositivo sin un código de calibración PLL adecuado sin la fuente de reloj de referencia durante la configuración. Los usuarios pueden calibrar la PLL del transceptor en el modo de usuario para que los canales de transceptores funcionen correctamente.

    Para Intel® Stratix® 10 dispositivos de mosaico electrónico, el requisito del reloj de referencia es obligatorio para una configuración exitosa del dispositivo. El reloj de referencia es necesario para cargar el firmware de configuración en Intel® Stratix® 10 dispositivos E-tile.

    Resolución

    Asegúrese de proporcionar un reloj de referencia estable y de funcionamiento libre para los bloques IP de transceptor, PCIe, HPS EMIF, eSRAM y HBM2 si se están utilizando en su diseño antes de que comience la configuración.

     

     

    Productos relacionados

    Este artículo se aplica a 1 productos

    FPGA de SoC y FPGA Intel® Stratix® 10

    El contenido de esta página es una combinación de la traducción humana y automática del contenido original en inglés. Este contenido se ofrece únicamente para su comodidad como información general y no debe considerarse completa o precisa. Si hay alguna contradicción entre la versión en inglés de esta página y la traducción, prevalecerá la versión en inglés. Consulte la versión en inglés de esta página.