ID del artículo: 000075146 Tipo de contenido: Información y documentación sobre productos Última revisión: 17/03/2023

¿Cómo se puede establecer el parámetro de ancho de banda de PLL fraccional en "alto" en la calculadora de reconfiguración de PLL para dispositivos Stratix® V, Arria® V o Cyclone® V?

Entorno

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descripción

En la calculadora de reconfiguración de ciclo bloqueado por fase (PLL) para dispositivos Stratix® V, Arria® V o Cyclone® V, la configuración del ancho de banda fraccional de PLL se fija en "bajo". No es posible modificar la configuración de ancho de banda en la calculadora porque la especificación de inestabilidad en la hoja de datos solo cubre los PLLs fraccionales con un ancho de banda bajo.

Resolución

Si necesita volver a configurar la configuración de ancho de banda fraccional de PLL a "alta", invoque el editor de parámetros Intel FPGA IP PLL e ingrese la configuración de ancho de banda junto con la configuración del contador requerido. Genere un archivo MIF y busque la configuración de bits en este archivo MIF.

Productos relacionados

Este artículo se aplica a 14 productos

FPGA Stratix® V GX
FPGA SoC Arria® V SX
FPGA de sistema integrado en chip Cyclone® V ST
FPGA SoC Arria® V ST
FPGA Arria® V GX
FPGA Arria® V GT
FPGA Cyclone® V E
FPGA Stratix® V E
FPGA de sistema integrado en chip Cyclone® V SE
FPGA Stratix® V GT
FPGA Stratix® V GS
FPGA Arria® V GZ
FPGA Cyclone® V GX
FPGA Cyclone® V GT

Descargo de responsabilidad

1

Todas las publicaciones y el uso de los contenidos de este sitio están sujetos a los Términos de uso de Intel.com.

El contenido de esta página es una combinación de la traducción humana y automática del contenido original en inglés. Este contenido se ofrece únicamente para su comodidad como información general y no debe considerarse completa o precisa. Si hay alguna contradicción entre la versión en inglés de esta página y la traducción, prevalecerá la versión en inglés. Consulte la versión en inglés de esta página.