ID del artículo: 000075043 Tipo de contenido: Resolución de problemas Última revisión: 10/05/2023

¿Por qué las asignaciones de la cadena de retraso de entrada no se reflejan correctamente en el analizador de tiempo cuando se utilizan dispositivos Intel® Arria® 10 y Intel® Cyclone® 10 GX?

Entorno

  • Intel® Quartus® Prime Pro Edition
  • Componente genérico
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descripción

    Para garantizar que la configuración de la cadena de retraso de entrada asignada al usuario para E/S se refleje en el analizador de sincronización, siga estos pasos en la sección Resolución.

    Resolución

    Habilite el registro de entrada rápida para los pines respectivos en los dispositivos Intel® Arria® 10 y Intel® Cyclone® 10 GX.

    Productos relacionados

    Este artículo se aplica a 2 productos

    FPGA de SoC y FPGA Intel® Arria® 10
    FPGA Intel® Cyclone® 10 GX

    Descargo de responsabilidad

    1

    Todas las publicaciones y el uso de los contenidos de este sitio están sujetos a los Términos de uso de Intel.com.

    El contenido de esta página es una combinación de la traducción humana y automática del contenido original en inglés. Este contenido se ofrece únicamente para su comodidad como información general y no debe considerarse completa o precisa. Si hay alguna contradicción entre la versión en inglés de esta página y la traducción, prevalecerá la versión en inglés. Consulte la versión en inglés de esta página.